2.1FPGA教學(xué)實(shí)驗(yàn)系統(tǒng)系統(tǒng)資源

FPGA教學(xué)實(shí)驗(yàn)系統(tǒng)是基于Altera CycloneIV器件而研發(fā)的一款數(shù)字邏輯（FPGA）創(chuàng)新研發(fā)平臺(tái)，它可以為研發(fā)人員提供以下資源：
基于Altera CycloneIVEP4CE6E22C8N FPGA的核心板
8位用戶自定義按鍵開關(guān)
8位用戶自定義撥動(dòng)開關(guān)
8位用戶自定義LED燈顯露
4X4矩陣鍵盤寫入
8位七段數(shù)碼管顯露
16X16矩陣點(diǎn)陣顯露
1602LCD字符液晶顯露
12864LCD點(diǎn)陣圖形顯露液晶屏
四向交通燈控制模型塊
三層電梯模仿模型塊
直線DC電機(jī)及轉(zhuǎn)動(dòng)速度測(cè)速控制模型塊
步進(jìn)電機(jī)控制模型塊
8位并行高速ADC變換模型塊
2路8位高速并行DAC變換模型塊
喇叭/蜂鳴器連接口模型塊
VGA控制連接口模型塊
2路串行連接口模型塊
PS2鼠標(biāo)/鍵盤控制模型塊
電源管理模型塊

2.2FPGA教學(xué)實(shí)驗(yàn)系統(tǒng)系統(tǒng)功能

FPGA教學(xué)實(shí)驗(yàn)系統(tǒng)是在經(jīng)過長(zhǎng)期用戶需求考察后，集合目前市面上以及實(shí)際應(yīng)用需要，同時(shí)兼顧入門學(xué)生以及資深研發(fā)工程師的應(yīng)用需求而研發(fā)的。就資源而言，它已經(jīng)涵蓋了基礎(chǔ)模型塊、控制類模型塊、通信類、單片機(jī)控制等方面的內(nèi)容。





圖2-1FPGA教學(xué)實(shí)驗(yàn)系統(tǒng)功能框圖

本節(jié)將重點(diǎn)簡(jiǎn)介研發(fā)系統(tǒng)全部的構(gòu)成模型塊和各模型塊所在電子回路板的位置以及各模型塊在系統(tǒng)中所起的作用。

圖2-2FPGA教學(xué)實(shí)驗(yàn)系統(tǒng)模型塊構(gòu)成框圖

模型塊位置	名稱	功能描述
2	Cyclone IVFPGA	主芯片EP4CE6E22C8N核心板
輸出顯露模型塊
15	八位七段數(shù)碼管	應(yīng)用四位一體的共陰高紅七段數(shù)碼管兩個(gè)構(gòu)成八位七段數(shù)碼管顯露模型塊，用來實(shí)驗(yàn)中數(shù)了的顯露。
7	八位LED燈	紅色LED燈，用來二進(jìn)制數(shù)值的顯露
17	16X16矩形點(diǎn)陣	16X16點(diǎn)陣。輸出簡(jiǎn)便的圖形，經(jīng)過連續(xù)控制可顯露直觀的動(dòng)態(tài)效果。
1	12864圖形點(diǎn)陣LCD	提供128*64圖形化點(diǎn)陣式液晶顯露
16	1602字符型LCD	用來字符顯露使用
用戶寫入模型塊
8	撥動(dòng)開關(guān)	能保持高低電平，經(jīng)過手動(dòng)控制為系統(tǒng)提供平穩(wěn)的邏輯信號(hào)。
9	按鍵開關(guān)	不帶自鎖功能的按鍵，經(jīng)過手動(dòng)控制為系統(tǒng)提供脈沖信號(hào)。
13	4X4矩陣鍵盤	4×4鍵盤主要是經(jīng)過編程完成0～F的寫入，也可以作為一個(gè)控制鍵。
連接口資源
16	VGA連接口	經(jīng)過編程完成VGA顯露輸出
18	PS/2連接口	接鼠標(biāo)、鍵盤，用來二者的控制
	串行連接口	提供2路連接PC機(jī)的串行口，用來PC機(jī)與實(shí)驗(yàn)系統(tǒng)的數(shù)值傳輸
3	信號(hào)源連接口	對(duì)晶振實(shí)行多級(jí)分頻，能同時(shí)提供四組不一樣頻率的方波信號(hào)供使用者選用。同時(shí)提供幅度、頻度可調(diào)的模仿信號(hào)源供其它模型塊使用。
功能模型塊單元
5	直線DC電機(jī)	提供一路速度可控、可測(cè)的直線DC電機(jī)模型塊
	步進(jìn)電機(jī)	提供一路四相位步進(jìn)最小7.5度步進(jìn)電機(jī)
	喇叭/蜂鳴器	經(jīng)過對(duì)其寫入不一樣頻率的信號(hào)發(fā)聲
4	ADC變換	提供一個(gè)8通道8位并行ADC變換模型塊
10	DAC變換	8位D/A變換芯片，完成D/A功能，經(jīng)過程序高速連續(xù)控制可完成不一樣波動(dòng)線輸出
11	DAC變換	8位D/A變換芯片，完成D/A功能，經(jīng)過程序高速連續(xù)控制可完成不一樣波動(dòng)線輸出
6	交通燈	12個(gè)紅黃綠燈交通燈方法排列，可做交通燈或舞臺(tái)燈光實(shí)驗(yàn)
12	三層電梯模仿	模仿三層電梯的開關(guān)門、請(qǐng)求信號(hào)等

表2-1系統(tǒng)構(gòu)成部分及其功能描述

2.3 FPGA核心板模型塊說明

本節(jié)將重點(diǎn)簡(jiǎn)介核心板全部的構(gòu)成模型塊和各模型塊所在電子回路板的位置以及各模型塊在系統(tǒng)中所起的作用。

HH-FPGA-EP4CE6核心板（正面圖）

圖2-3核心板模型塊位置圖

核心板位號(hào)	名稱	功能描述
U2	CycloneIV	主芯片EP4CE6E22C8N
調(diào)節(jié)測(cè)試連接口
JP8	JTAG調(diào)節(jié)測(cè)試連接口	JTAG供用戶下載FPGA代碼，下載配備芯片代碼，就地實(shí)時(shí)調(diào)節(jié)測(cè)試Nios II CPU，以及運(yùn)行Quartus II提供的嵌入式邏輯解析儀SignalTap II等；
J2	USB調(diào)節(jié)測(cè)試連接口	板載USB-BLASTER調(diào)節(jié)測(cè)試器功能；
存儲(chǔ)單元
U8	SDRAM	8Mbytes SDRAM
U1	EPCS4	4 Mbits主動(dòng)串行配備器件
寫入/輸出設(shè)備
U4	晶振	高精確度50MHz時(shí)鐘源，用戶可以用FPGA內(nèi)部PLL或分頻器來得到其它頻率的時(shí)鐘
S1	復(fù)位按鍵	該按鍵在調(diào)節(jié)測(cè)試Nios II CPU時(shí)，可以作為復(fù)位信號(hào)，當(dāng)然也可以由用戶自定義為其它功能寫入
拓展連接口
JP1-JP7	10芯FPGA I/O寫入輸出插頭座	提供七個(gè)2.54mm標(biāo)準(zhǔn)間距的十芯連接口供用戶單單獨(dú)使用
電源
J1	直線DC電源寫入	直線DC電源適配器插頭座，適配器要求為+5V/1A
U3-U7	電源管理	負(fù)責(zé)提供板上所需的5V、3.3V、2.5V、1.2V電壓（V）

表2-2系統(tǒng)構(gòu)成部分及其功能描述


下面對(duì)板上的各個(gè)模型塊及其硬件連接作詳細(xì)說明。

2.3.1Cyclone IV EP4CE6E22C8N

HH-FPGA-EP4CE6核心板上應(yīng)用的FPGA是Altera Cyclone IV EP4CE6E22C8N，這款FPGA的資源特性如下。
6，272 LEs（邏輯單元）
270K total RAM bits
15 Embedded multipliers（18×18硬件乘法器）
2PLLs（鎖相環(huán)）
91User I/O pins（用戶可用I/O）
Fineline PGFP144-pin package（封裝）

2.3.2JTAG調(diào)節(jié)測(cè)試連接口

HH-FPGA-EP4CE6核心板上預(yù)留有JTAG連接口供用戶下載代碼。JTAG連接口既可以當(dāng)做核心板FPGA的調(diào)節(jié)測(cè)試/編程連接口，也可以用來對(duì)其配備器件實(shí)行編程。
核心板上提供JTAG調(diào)節(jié)測(cè)試連接口為如下圖2-4所示的10針插頭座，其每個(gè)插針的信號(hào)定義見表2-3。


表2-3JTAG插頭座信號(hào)定義
注： ‘/’表示該插針沒有任何信號(hào)。

2.3.3USB調(diào)節(jié)測(cè)試下載連接口

HH-FPGA-EP4CE6核心板板載USB下載調(diào)節(jié)測(cè)試器，用戶只需要一根USB-B連接線即可完成程序的調(diào)節(jié)測(cè)試和載入。

2.3.4存儲(chǔ)單元模型塊

FPGA配備芯片EPCS4
板上使用的配備芯片為Altera公司生產(chǎn)的串行主動(dòng)配備芯片EPCS4S08。Altera公司的串行配備器件是業(yè)界最低價(jià)格的配備器件。功能含有概括在系統(tǒng)編程（ISP）能力和多次編程能力，這種新型串行配備器件作為Cyclone™FPGA器件在大容量（KV）低價(jià)格應(yīng)用領(lǐng)域的完美補(bǔ)充，使得FPGA和配備器件相集合，提供一種盡可能最低價(jià)格的完整的可編程片上系統(tǒng)（SOPC）解決方案。EPCS4SI8N器件的型號(hào)標(biāo)識(shí)與功能數(shù)值如表2-4所示：



表3-3EPCS4器件功能數(shù)值
本核心板對(duì)其配備芯片EPCS4實(shí)行編程可以經(jīng)過以下方法：
用編程電纜經(jīng)過核心板上的JTAG調(diào)節(jié)測(cè)試連接口，將QuartusII編譯生成的對(duì)應(yīng)配備器件的.Jic文件實(shí)行配備編程。

SDRAM存儲(chǔ)模型塊
核心板的SDRAM為一片3.3V同步動(dòng)態(tài)RAM容量（KV）為4M×16bits的存儲(chǔ)空間。高速度SDRAM和高帶寬數(shù)值總線，保證了Nios II CPU可以作業(yè)在非常高效的狀態(tài)。

2.3.5寫入/輸出設(shè)備

晶振
核心板上提供了高精確度、高平穩(wěn)性50MHz時(shí)鐘，該時(shí)鐘直接與FPGA的PIN-23（GCLK0）引腳相連。
如果設(shè)計(jì)人員需要其它頻率時(shí)鐘源，可以在FPGA內(nèi)部實(shí)行分頻或運(yùn)用FPGA內(nèi)部PLL倍頻等途徑來得到。

復(fù)位按鍵
研發(fā)板上有一個(gè)復(fù)位按鍵，位于核心板的左下角。復(fù)位按鍵上面的LED為復(fù)位指示，當(dāng)復(fù)位按鍵按下時(shí)（低電平），LED亮。
復(fù)位按鍵連接到FPGA的PIN_24引腳上，可以供研發(fā)人員作為Nios II CPU的復(fù)位信號(hào)。當(dāng)然也可以作為普通的按鍵來使用。

2.3.6電源管理連接口

核心板單單獨(dú)使用時(shí)，僅需從Power電源適配器連接口寫入＋5V直線DC電壓（V）即可（核心板的左上角處）。用戶需要特別注意的是，插入電源適配器連接口的插頭必須為內(nèi)正外負(fù)供電極性，如圖2-3示。為了保證系統(tǒng)能夠平穩(wěn)作業(yè)，電源適配器功率（W）最好在5V/1A以上。